学堂在线大连理工大学FPGA设计与应用(2021秋)单元作业题答案
- 关于赋值语句说法不正确的是()。 AVerilog HDL支持过程赋值和连续赋值两种赋 2021-09-14
- 关于if和case语句使用原则说法错误的是()。 Aif语句面积大,延迟小;case语句面积 2021-09-14
- 不符合时钟信号分配原则的是()。 A使用全局时钟,通过BUFG驱动,时钟信号到达各个 2021-09-14
- Xilinx嵌入式处理器解决方案不包括()。 AMicroBlaze BARM CPowerPC DNois 2021-09-14
- FPGA在嵌入式系统中的应用模式不包括()。 A状态机模式 B单片机模式 C通用处理 2021-09-14
- 下列不属于同步电路设计优点的是()。 A信号延迟小,逻辑电路简单 B容易使用寄存 2021-09-14
- 关于可靠性与规范性一般原则说法错误的是()。 A遵循统一的设计规范 B异步电路 2021-09-14
- 使用IP核,工程中只需要包含.xco或者.xaw文件。 2021-09-14
- ISE中使用功能型IP Core包括哪种方式? A在ISE的Project中直接生成 BISE -> A 2021-09-14
- FPGA的配置模式不包括()。 A主模式 B从模式 CJTAG模式 D主从模式 2021-09-14
- 不属于ChipScope Pro工具的部分是()。 AAnalyzer BCore Inserter CCore Gener 2021-09-14
- ChipScope将逻辑分析器、总线分析器和虚拟I/O小型软件核直接插入到用户的设 2021-09-14
- 不属于用户约束所包含内容()。 A时序约束 B引脚约束 C面积约束 D物理约束 2021-09-14
- 原语是针对期间特征开发的常用模块名称,可视作Xilinx为用户提供的库函数,但不 2021-09-14
- 通过Core Generation生成的设计只有网表才是真正的设计,至于其他的代码则都 2021-09-14
- IP Core就是预先设计好、经过严格测试和优化过的电路功能模块,并且一般采用 2021-09-14
- ModelSim软件是一款强大的仿真软件,具有速度快、精度高和便于操作的特点,此外 2021-09-14
- 关于ModelSim功能仿真说法错误的是()。 A忽略源代码中的时延语句 B仿真文件没 2021-09-14
- FPGA的仿真环节不包括是()。 A功能仿真 B翻译后仿真 C布局布线后仿真 D在线仿 2021-09-14
- ISE以工程为单位对设计输入进行管理,可以新建HDL文件输入HDL代码,再建立ISE工 2021-09-14
- ISE的主要功能包括设计输入、综合、仿真、实现和下载,涵盖了FPGA开发的全过 2021-09-14
- ModelSim进行Verilog仿真验证非必须的仿真库是()。 Aunisims_ver Bstd_ver CX 2021-09-14
- 表达式的5'bx110的位模式正确的是()。 Ax1110 Bxx110 C110 Dx0110 2021-09-14
- 假定一条总线Control_Bus [15 : 0],编写赋值语句将总线分为两条总线: Abus [0 2021-09-14
- 下列语句书写时合法的,并且描述了一个四路选通器。 assign Mux = (S = = 0)? 2021-09-14