学堂在线重庆大学数字电子技术(2020春)单元测试网课课后答案
- 已知某触发器的特性如下表所示(A、B为触发器的输入),则其特性方程的逻辑表达式 2020-05-21
- 若JK触发器的J=K=1,则JK触发器可变为T触发器。 2020-05-21
- D触发器的特性方程为:Qn+1=D,与Qn无关,所以D触发器没有记忆功能。 2020-05-21
- 触发器的控制端标记为 R',则表示该管脚是什么电平有效,有效时输出结果置什么 2020-05-21
- 时序电路的电路结构中通常包含____电路和____电路两部分。 2020-05-21
- 所有触发器的状态在同一时钟信号到来时同时动作的时序电路称为____时序电路 2020-05-21
- 关于时序逻辑电路的波形图,如下描述哪一个是不正确的? 2020-05-21
- 分析图(a)所示电路,要求:(1)写出电路的驱动方程和输出方程;(2)写出电路的状态方程 2020-05-21
- 某电路的状态方和输出方程如下,该电路正确的状态转移表是哪一个? 2020-05-21
- 当采用一个8位的串行输入-串行输出移位寄存器实现24µs信号延时,所用的时钟 2020-05-21
- N个触发器可以构成能寄存N位的二进制码寄存器。 2020-05-21
- 移位寄存器除了可以用来存入数码外,还可以利用它的移存规律在一定的范围内构 2020-05-21
- 74LS373的内部电路图如下,由于D触发器都不是边沿触发器,可见它是非透明锁存器 2020-05-21
- 一个2.56 KHz的时钟信号加到一个8位二进制计数器上,其计数模值是____、最大 2020-05-21
- 下图的电路是一个计数器和数据选择器配合使用的逻辑电路,请分析Y输出的数据 2020-05-21
- 构成模为60的计数器需要5个触发器。 2020-05-21
- 如图所示是用带异步清零和同步置数的中规模集成十六进制同步计数器74161实 2020-05-21
- 用中规模集成十六进制同步计数器74161设计一个计数器电路,要求构成一个13进 2020-05-21
- 用带异步清零和同步置数的四位二进制集成同步计数器74161设计一个五分频器, 2020-05-21
- 具有8个触发器的二进制异步计数器最多可能有多少种电路状态? 2020-05-21
- 同步计数器各触发器的CP 脉冲相同,异步计数器的各CP脉冲不同,异步计数器的速 2020-05-21
- 已知时序电路如下图所示,写出的电路状态方程正确的是哪一个? 2020-05-21
- 在TTL电路中,如果过多的负载门输入端连接到逻辑门的输出,则可能会发生以下哪 2020-05-21
- 若TTL与非门的单个输入端IIL(max) 为 –1.6 mA, 用它来驱动同类的8个TTL与 2020-05-21
- 对于逻辑门的噪声容限来说,以下哪个表达式正确? 2020-05-21