学堂在线清华大学数字超大规模集成电路设计(2020秋)章节测试题答案
- 对于一个伪NMOS反相器,要实现更低的输出低电平,应该将p管和n管的尺寸之比Wp/W 2020-11-30
- 当A的逻辑值由0向1变化,X点和Y点谁的电平先发生变化,还是同时开始变化?() 2020-11-30
- 互补CMOS 2输入与非门和伪NMOS 2输入与非门相比,正确的表述是() 2020-11-30
- 由于差分串联电压开关逻辑(DCVSL)能够实现全摆幅,因此它是一种无比逻辑 2020-11-30
- 下面电路图中哪个节点更容易受到噪声干扰() 2020-11-30
- 传输管逻辑的噪声容限等于___ 2020-11-30
- 在实践中往往使用CMOS传输门构成传输管逻辑,其主要目的是补偿阈值损失。 2020-11-30
- 如果下图是一个NOR门CPL电路,Z为A和B的NOR,那么图中其中输入端(1)应该连接__ 2020-11-30
- 上题中的(2)应该连接哪个信号? 2020-11-30
- 下图逻辑门电路g2端对应的逻辑功能是(), (其中clk是时钟信号) 2020-11-30
- 态逻辑中要实现一个缓冲器(buffer),可以把两个n型逻辑的动态反相器(即下列网 2020-11-30
- 动逻辑门的开关活动性比静态逻辑门高。 2020-11-30
- 时钟馈通的存在会带来对相邻动态逻辑门的干扰。 2020-11-30
- 动态逻辑门的时钟频率既存在上限,也存在下限。 2020-11-30
- 为了减小电荷共享所造成的不利影响,应该尽量减小输出节点处的寄生电容 2020-11-30
- 下列关于多米诺逻辑的表述正确的有() 2020-11-30
- 如果要实现一个8输入的或非门,采用下列哪种逻辑类型更合理() 2020-11-30
- 通常情况下,下列逻辑类型中速度最快的是() 2020-11-30
- 下列特点是静态互补CMOS的特点的是() 2020-11-30
- 请根据下面的波形图判断图中电路的功能() 2020-11-30
- 判断一个电路是否是时序逻辑电路,关键看它() 2020-11-30
- 对于下图的强制写入锁存器,I1和I2两个反相器的驱动能力哪一个应该更强() I1 2020-11-30
- 下图电路的功能是() 2020-11-30
- 下图电路中反相器I1,I2,I4三个反相器中驱动能力最强的应该是() 2020-11-30
- 图中电路当CLK为低电平时,QM不随D的变化而变化,只有CLK上升的一瞬间QM才采样D 2020-11-30